

产品规格书

XC101S101 是一款 10 位的 ADC (Analog-to-Digital Converter) 芯片，具有高精度度、高速率、低功耗、小尺寸、单极性的基本特征。该转换器基于具有内部采样保持电路的逐次逼近寄存器架构。

XC101S101 版本采用 4V 至 5.25 V 单电源供电，性能参数涵盖了 500KSPS 至 800KSPS。

采用 6 引脚 SOT-23 封装，工作温度范围为-40℃至 85℃。


XC101S101 可 pin-to-pin 替代 ADC101S101，而且高电压时的动态功耗不到其 1/2，从而显著延长了电池的工作时间。

主要特征

- XC101S101 采样率：500 – 800 KSPS
- XC101S101 电压范围：4 V 至 5.25 V
- 10 位分辨率
- 低功耗（XC101S101 典型值）
5.09mW（5V，800 KSPS）
3.18mW（4V，800 KSPS）
- 最大误差±1LSB INL，±1LSB DNL
- 0—V_A 单极单通道输入
- SPI, QSPI™, MICROWIRE™, DSP 串行接口
- 6 引脚 SOT-23 封装

应用领域

- 便携式系统
- 远程数据采集
- 仪表和控制系统
- 光学传感器
- 电池供电系统



原理图



封装效果图

引脚兼容的分辨率和速度替代方案


分辨率	指定采样率范围			
	50 to 200 KSPS	200 to 500 KSPS	500 to 800 KSPS	800 to 1000 KSPS
12-bit	XC121S021	XC121S051	XC121S101	XC121S101E
10-bit	XC101S021	XC101S051	XC101S101	XC101S101E
8-bit	XC081S021	XC081S051	XC081S101	XC081S101E

XC101S101—10 位高精度高速率 4V-5.25V 工作电压 500-800KSPS 模数转换器(ADC)


1.主要技术参数

- XC101S101: 4V 至 5.25V 单电源供电
- 10 位分辨率, 无失码
- 微分非线性误差(DNL): $\pm 1\text{LSB}$
- 积分非线性误差(INL): $\pm 1\text{LSB}$
- 信噪比失真(SNR): 61dB @100 KHz
- 总谐波失真(THD): -78dB @100 KHz
- XC101S101 采样率: 500 – 800 KSPS
- SPI/QSPI™/MICROWIRE™/DSP 兼容串行接口
- 无流水线周期延迟
- 省电模式
- 单极单通道输入, 0 V 至 V_A 范围
- 6 引脚 SOT-23 封装

超低功耗, 与 ADC101S101 功率对比图 ($T=25^{\circ}\text{C}$):



2.引脚配置




引脚图

引脚		描述
名称	序号	
V_A	1	电源输入也类似于 ADC 的基准电压。
GND	2	模拟输入信号接地。所有模拟和数字信号都以此引脚为基准。
V_{IN}	3	模拟信号输入。信号范围为 0 V 至 V_A 。
SCLK	4	串行时钟输入。该时钟直接控制转换和读出过程。
SDATA	5	串行数据输出。
\overline{CS}	6	片选信号, 低电平有效。


3.典型连接

XC101S101 的典型连接电路，请参见下图。电源应来自稳定的供电设备，如 LDO。1 μ F 和 10nF 耦合电容应尽可能靠近 XC101S101 引脚。始终将 V_A 电源设置为大于或等于最大 V_{IN} 输入信号，以避免最大转换码饱和。



电路连接图

4.时序图



时序图

在 \overline{CS} 引脚降低时并提供串行时钟 SCLK 信号，XC101S101 即可启动一个转换周期，如图所示。设备在转换过程中输出数据，数据都是 MSB 格式，在 3 个前导零后输出 10 位转换后的数据。在 SCLK 的第 14 个下降沿，SDATA 进入三态，转换周期结束。


\overline{CS} 在 14 个时钟 SCLK 过后拉高，直到 SDATA 进入三态后的时间结束，再次将 \overline{CS} 拉低即可开始下一次转换。

5.省电模式

XC101S101 具有自动断电功能。在关闭所有电路之后，转换器在这种模式下通常只消耗很小的电流。当出现 \overline{CS} 下降沿时，设备自动唤醒。然而，只有当 SCLK 的第三个下降沿出现，所有的功能块才完全启动。经过 XC101S101 的 SCLK 的第 14 个下降沿，设备检测到转换结束，设备就会又自动断电。如果 \overline{CS} 在 10 个 SCLK 之前被拉高，XC101S101 就会中止正在进行的数据转换过程，转换器将强迫进入断电模式，并且在接下来的一次转换中没有有效数据。

SCLK 的频率越高，转换器在固定吞吐率下消耗的功耗就越低，因为在固定的时间段内转换时间越短，即转换器在每个转换周期中更多地处于自动断电模式。对于特定的 SCLK 频率，采样时间（ \overline{CS} 下降沿到 SCLK 的第三个下降沿）和转换时间（三个前导零加上 10 个 SCLK 周期）是固定的，所以较低的吞吐量时（即总的转换周期延长）增加了断电所占的时间比例，从而使功耗降低。

6.封装示意图



7.注意事项

1. 拆封的 IC、管装 IC 等必须放在干燥柜内储存，干燥柜内湿度<20% R.H。
2. 存取后都以静电包装防护袋保存元件。
3. 防静电损伤：器件为静电敏感器件，传输、装配、测试过程中应采取充分的防静电措施。
4. 用户在使用前应进行外观检查，电路底部、侧面、四周光亮方可进行焊接。如出现氧化可采去氧化手段对电路进行处理，处理完成电路必须在 12 小时内完成焊接。